IPA公式正解：エ 主記憶のアクセス時間とプロセッサの命令実行時間との差が大きいマシンでは，キャッシュメモリによって実効アクセス時間の短縮が期待できる。
※ 正解はIPA公表の解答です。解説は当サイトが生成AIを用いて作成しています。誤りにお気づきの場合はお問い合わせください。
【解説】正解は選択肢【エ】です。キャッシュメモリは、低速な主記憶と高速なプロセッサの速度差を埋めるために設けられる高速・小容量のメモリです。両者の速度差が大きいシステムほど、キャッシュヒット時の恩恵が大きくなり、実効アクセス時間の短縮効果が高くなります。
【詳細解説】■ 本問の核心・解法のポイント
キャッシュメモリは、プロセッサ（CPU）と主記憶（メインメモリ）の間に配置される小容量かつ高速なSRAM等で構成されるメモリです。低速な主記憶へのアクセス頻度を減らすことで、システム全体の実効アクセス時間を短縮する目的で使用されます。
・各選択肢の徹底解説：
・ア：キャッシュミスが発生した場合は、対象となるブロック（キャッシュライン）単位で主記憶からデータが転送され、必要に応じてLRU等で古いブロックが追い出されます。キャッシュ全体が一括消去されるわけではありません。
・イ：キャッシュメモリの主目的は、メモリアクセスの実効速度（平均アクセス時間）を向上させることです。
・ウ：キャッシュメモリにヒットした場合は、高速なキャッシュから直接プロセッサへデータが転送されるため、主記憶からの転送は発生しません。
・エ：【選択肢エ★】プロセッサの実行時間に対して主記憶のアクセス時間が非常に遅い場合、キャッシュメモリを介すことで大幅な速度差の緩和（実効アクセス時間の短縮）が実現できます。
よって正解はエです。
